# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox.

#### **JPAB**

CLIPPEDIMAGE= JP358070662A

PAT-NO: JP358070662A

DOCUMENT-IDENTIFIER: JP 58070662 A TITLE: DIGITAL INTEGRATED CIRCUIT

PUBN-DATE: April 27, 1983

INVENTOR-INFORMATION:

NAME

KAWASAKI, SHUNPEI

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

APPL-NO: JP56168711

APPL-DATE: October 23, 1981

INT-CL (IPC): H04L025/49; H01L027/08

US-CL-CURRENT: 257/208

COUNTRY N/A

#### ABSTRACT:

PURPOSE: To reduce the rate of area of wirings on one chip, by decreasing the number of connection lines between circuits, through the transmission of signals between the circuits with multilevel signal.

CONSTITUTION: A binary signal in N-bit on N lines of external connection lines
3a∼3m on an LSI chip 1 is inputted to a signal conversion circuit 2a, where
the binary signal is converted into a multilevel signal. The obtained
multilevel signal is given to signal conversion circuits 2b, 2c through
connection lines 5a∼ 5m, less than N lines, and the signal is inverted into
a binary signal in N-bit and given to a processing circuit 4 and an external device.

COPYRIGHT: (C) 1983, JPO&Japio

(19) 日本国特許庁 (JP)

10 特許出願公開

⑩公開特許公報(A)

昭58—70662

⑤Int. Cl.³H 04 L 25/49// H 01 L 27/08

識別記号

庁内整理番号 6684-5K 6370-5F ❸公開 昭和58年(1983)4月27日

発明の数 1 審査請求 未請求

(全 4 頁)

#### ❸ディジタル集積回路

②特 願 昭56-168711

②出 願 昭56(1981)10月23日

**70**発 明 者 河崎俊平・

小平市上水本町1450番地株式会

社日立製作所武蔵工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

個代 理 人 弁理士 薄田利幸

#### 明 細 書

発明の名称 ディジタル集積回路 特許請求の範囲

第1の複数の配線を介して供給される複数ビットの2値信号を上記第1の複数の配線よりも少ない数の第2の配線に供給するための信号に変換する第1の信号変換回路と上記第1の信号変換回路から出力された信号を元の2値信号に変換する第2の信号変換回路かよびこれらの信号変換回路がませばれるの配線とを備えたことを特徴とするディジタル製機回路。

#### 発明の詳細な説明

この発明はディジャル集積回路、特に2値信号を多値レベルの信号に変換する信号変換回路と多値信号を2値信号にもどす信号変換回路とを備えたディジタル集積回路に関する。

現在、例えば16ビット系のマイコンを構成するLSI(大規模集積回路)においては、1チップ上に45,000~68,000個程度のMOSFET等の気子が形成される。しかしながら、これらの気

子の占める面積は、チップ面積全体の約20~30 まにすぎず、残りの70~80年の面積の大部分 は、チップ上にプロック化して形成された単位的 な機能回路間を接続する配線によって占められて いる。

これは、これまでのLSIにおいては、1コネクションには1ビットの信号しか送らないようにしていたため、多いときは配線が数百本も必要となっていたからである。

一方、現在、ICにおいては、更に架子を高集 模するVLSI化が進められており、1チップ上 に更に多くの案子、回路が形成されるようになっ てきている。ところが、架子の増加に伴なって、 ますます各回路間を接続する配線のチップ上に占 める面積の比率が増加してしまうという問題点が ある。

そこで、この発明は、LSIの入出力部かよび 各単位的な回路に、2値信号を多値レベルの信号 に変換し、またこれを逆変換するための信号変換 回路をそれぞれ設け、機能回路間を接続するコネ

特開昭 58-70662(2)

クション1本について2ビット以上の信号を乗せて込ることができるようにし、これによって、各回品間のコネクションの本数を被らし、1チップ上に占める配離の面積の比率を減少させることを目的とする。

以下図面に基づいて本発明を説明する。

銀1図は本発明の一実施例を示すものである。図において、1はLSIチップ、2a~2cはLSIチップ1上に設けられた信号変換回路である。個号変換回路2aはLSIチップ1の入力部に設けられており、外部からNビットの2値信号を導入するN本の接続設3a、3b……3nが接続されている。そして、信号変換回路2aは、外部の設定して、チップ1上にプロック化して形成された適当な信号処理回路4の近傍に設けられている信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。従って、上配信号変換回路2bに出力する。

デコーダ8 a は 2 ビットの 2 値信号を受けて、 C れに応じて上記スイッチ MOSFET  $Q_{21} \sim Q_{24}$  の ) ちいずれか一つを選択し、そのゲート電極に 所定の電圧を印加して、これをオンさせる。オンされた MOSFET  $Q_{21} \sim Q_{24}$  は、対応された電 E  $Va \sim Vd$  の一つを、一本の共通のコネクション 5 へ送り出す。

すなわち、送信部Aに≯いては、提続級 3.a。
3 b より入力された 2 ピットの 2 値信号に対応した 4 段階の電圧 Va~Vd のいずれか一つが選択されることにより、多値レベルの信号に変換されて、一本のコネクション 5 を通って受信部 B へ送信されることになる。

次に、受信部Bは、等に制限されないが、上記 送信部Aから送信された多値レベルの信号によっ て駆動される 4 個のインペータと、デコーダ8 も とを含む。上配インペータは、それぞれ負荷M O S F E T  $Q_a$  と駆動用M O S F E T  $Q_{b1}$ ,  $Q_{b2}$ ,  $Q_{b3}$  または  $Q_{b4}$  とからなる。各駆動用M O S F E T  $Q_{b1}$   $\sim$   $Q_{b4}$  のゲート電極は、それぞれ上配 上記信号変換回路2bは上記回路2aにより変換された多値レベルの信号を受けて、これを元の Nビットの2信信号に逆変換して、信号処理回路4に供給する。

なか、信号変換回路2 c は、信号処理回路4か 5 出力されて信号変換回路2 b にて変換された信 号等を、同じく元のNビットの2 値信号に変換し て、LSIチップ外部の他の要置等に供給する。

第2図は上記信号変換回路2a~2cの具体的な回路構成の一例を示すもので、送信部Aと受信部BとKより一級の信号変換回路が構成されている。図面Kは説明を簡単にするため、一例として、2ピットの2値信号を変換する回路を示してある。

送信部Aは基準電圧発生回路7と、4個のスイッチMOSPETQ<sub>a1</sub>, Q<sub>a2</sub>, Q<sub>a3</sub>, Q<sub>a4</sub>か上びデコーダ8aを含む。電圧発生回路7は4段階の固定的な電圧Va, Vb, Vc, Vdを発生する。スイッチMOSPETQ<sub>a1</sub> ~Q<sub>a4</sub>は、上記電圧発生回路7にかいて発生された電圧Va~Vdを各々別個に引き出すスイッチ機能を有する。また、上記

コネクション 5 K 扱続されていて、上記送信部 A から送出された多値レベルの信号が供給される。 そして、各インパータ  $(Q_a, Q_{b_1}) \sim (Q_a,$ 

 $Q_{b4}$ ) は、それぞれの駆動用MOSFET  $Q_{b1}$   $\sim Q_{b4}$  のW/L比(グート電磁の編Wと長さしとの比)を変えることによって、回路の論理しまい 個電圧が異なるように構成されている。

つまり、各インパータ  $(Q_x,Q_{b\,i})\sim (Q_x,Q_{b\,i})$  に、それぞれのしきい個電圧を  $V_{th\,i}\sim V_{th\,i}$  とすると、送信部 A からの多値レベルの信号  $V_a\sim V_d$  に対して、  $V_{th\,i}< V_a< V_{th\,s}< V_b$  く $V_{th\,i}< V_c< V_{th\,i}< V_d$  となるようにされている。

従って、多値レベルの信号の電圧が最も低い  $V_a$  のときは、インパータ  $(Q_a,Q_{bi})$  の出力の みがロウレベルで他のインパータの出力はハイレベルとなる。そして、多値レベルの信号の電圧が  $V_b \rightarrow V_c \rightarrow V_d$ と順に上がるに従って、ロウレベルの信号を出力するインパータの数が増えて行く。

デコーダ8 b はブライオリティデコーダであっ

特別昭58-70662(3)

て、上記インパータ(Qa, Qbi)~(Qa, Qbi)からのロウレベルの出力信号の優先度を判別することによって、それに応じた2個信号を出力する。すなわち、多個レベルの信号の電圧に対応された2個信号を出力することにより、送信部Aにて変換された多個レベルの信号を元の2ピットの2個信号に戻してやるのである。

このように、送信部Aにて2個信号を多値レベル信号に変換して受信部Bに送り、これを逆変換するようにしたことにより、回路間を結ぶコネクションの数を減らすことができたのである。

なか、上記実施例では、2 ピットの2 値信号を 変換する回路を説明したが、Nビットの2 値信号 を同様にして多値レベルの信号に変換して送信す ることも可能である。

また、2値信号を多値レベル信号の他、アナログ信号やPCM (pulse code modulation) 等の積々の信号形態に変換して送信するようにしてもよい。

さらに、第1図に示した信号変換回路22~2c

Qbi),(Qa,Qbi)……にかえて、多個入力信号がゲートに供給される入力MOSFBTと、そのソースに個列接続された4個の負荷MOSFETとを含むような分圧回路と、この分圧回路にかける各負荷MOSFBTの抵続点にそれぞれの入力が接続された互いにしきい個電圧の等しい複数のインパータとを用いることができる。また、互いにしきい個電圧の異なるインパータにかえて互いに異なる参照電圧が供給される複数のコンパレータを用いることができる。

本発明は実施例に限定されない。例えば、導線3 a ~ 3 n を、双方向性導鞭として用いる場合、信号変換回路2 a は、LSI外部から導線3 a ~ 3 n に供給された信号を、導線5 a ~ 5 m に供給するための変換回路と、導線5 a ~ 5 m に供給された信号を導線3 a ~ 3 n に供給するための信号に変換する信号変換回路から 体給するための信号に変換する信号変換回路から 線成されて良い。信号変換回路2 b , 2 c も同様に双方向性回路とされて良い。 に、それぞれ第2図の送信部A かよび受信部Bの 両機能を持たせて、コネクション5 a ~5 a を介 して双方向の信号伝達を行なわせるように構成す ることも可能である。

この発明は以上説明したよりに構成されているので、Nビットの2個信号に対してNェリ少ないいないので、Nビットの2個信号に対してNェリ少ないいない。本のコネクションを各単位的回路間に設ければよい。そのため、信号変換回路を設けることにより、果子の占める面積がその分だけ増加しても、現在の技術では配線の数が減少することによる記録の占有面積の減少分の方が大きいため、LSIにを含る。しかも、これによって歩留も向上する。また、配線数が減少するため、設計の際におけることによって歩留も向上する。また、配線数が減少するため、設計の際におけるという効果もある。特に本発明は、配線の占有面積の比率が大きくなるVLSIに有効である。

なお、前配受信部B等は、第2図に示す回路に 限定されるものではない。例えば、図示のような しきい値電圧が互いに異なるインパータ(Q。

#### 図面の簡単な説明

第1図は本発明に係るディジタル集積回路の一 実施例を示す概略斜視図、第2図はその信号変換 回路の一実施例を示す回路図である。

1 … I C チップ、2 a, 2 b, 2 c …信号変換回路、5 a ~ 5 n …配器(コネクション)、A …送信部、B … 受信部。

代理人 弁理士 蒋田利



